摘要4-5
ABSTRACT5-6
第一章 引言6-16
1.1 学概论6-11
1.1.1 对称密钥学7-10
1.1.2 公钥学10-11
1.2 嵌入式处理器的探讨与进展11-14
1.2.1 通用嵌入式处理器13-14
1.2.2 专用嵌入式处理器14
1.3 本论文探讨目标与探讨内容14-15
1.4 论文的内容和章节安排15-16
第二章 专用指令集安全处理器系统结构设计16-28
2.1 处理器系统结构概论16-21
2.1.1 CISC和RISC指令集16-17
2.1.2 冯·诺依曼和哈佛结构17-20
2.1.3 五级经典流水线结构20-21
2.2 专用指令集安全处理器总体架构设计21-27
2.2.1 寄存器堆改善22-23
2.2.2 流水线冲突解决机制23-25
2.2.3 异常制约逻辑设计25-27
2.3 本章小结27-28
第三章 安全处理器运算单元设计与集成28-54
3.1 算法简述28-39
3.1.1 RSA算法介绍30-31
3.1.2 AES算法介绍31-37
3.1.3 SHA-1算法介绍37-39
3.2 低成本、高性能的MONTGOMERY算法实现策略39-44
3.2.1 Scalable Montgomery算法39-41
3.2.2 Scalable Montgomery算法硬件实现41-44
3.3 低成本的AES算法实现策略44-52
3.3.1 AES算法硬件实现介绍44-47
3.3.2 低成本AES算法流程47-49
3.3.3 低成本AES算法硬件实现49-52
3.4 SHA-1硬件实现52-53
3.5 本章小结53-54
第四章 处理器指令集设计及算法软件实现54-62
4.1 专用指令集介绍54-56
4.2 算法软件实现56-61
4.2.1 RSA算法软件实现56-58
4.2.2 AES算法软件实现58-60
4.2.3 SHA-1算法软件实现60-61
4.3 指令集扩展策略探讨61
4.4 本章小结61-62
第五章 安全处理器芯片AEGIS的功能验证与性能测试62-73
5.1 SOC硬件测试平台设计62-65
5.1.1 SoC硬件架构概述62-64
5.1.2 Amba~(TM)总线介绍64-65
5.2 软件测试平台设计65-67
5.2.1 桌面软件介绍65-67
5.2.2 测试程序设计67
5.3 FPGA验证67-68
5.4 芯片测试68-72
5.4.1 测试环境68-69
5.4.2 RSA功能验证及性能测试69-70
5.4.3 AES功能验证及性能测试70-71
5.4.4 SHA-1功能验证及性能测试71
5.4.5 USB2.0功能测试71-72
5.4.6 SoC芯片的功耗72
5.5 本章小结72-73
第六章 总结与展望73-75