本站原创
摘要：针对数据加密系统中传输数据量大、对传输速度要求高的问题，基于PCI Express协议设计一种高速数据传输系统。系统选用PEX8311芯片实现PCI Express协议，基于PEX8311的DMA传输模式定义系统数据传输方式，选用现场可编程门阵列（Field Programmable Gate Array， FPGA）芯片实现数据加密系统的管理功能，数据加密设备通过PCI Express接口与系统主设备进行通信。实际测试结果显示，设计方案可行，且在提高系统性能方面有明显的优势。
关键词：PCI Express PEX8311 数据传输 现场可编程门阵列（FPGA）
1007-9416（2012）12-0213-02
本文针对加密系统中主机与加密设备之间数据交互量大和对速度要求高的问题，设计一种基于PCIExpress接口的数据传输系统，通过提高加解密设备的利用率来提高加密运算的效率，其中PCI Express协议转换采用PEX8311实现。
PEX8311内部的两个DMA通道——DMA0和DMA1分别用作数据由主控设备到加密设备的传输和数据由加密设备到主控设备的传输；主控设备负责配置DMA0和DMA1控制器，并负责启动DMA0控制器；加密设备负责启动DMA1控制器。
（1）检测设备运行状态；
（2）在内存中申请4KB空间作为DMA传输缓冲区，其基址记为A；
（3）获取设备的物理地址空间，并进行虚拟地址空间映射，将设备的本地总线空间基址记为B；
（4）设置设备中PEX8311的DMA控制器，其中DAM0通道的源地址设为A，目的地址设置为B，DMA1通道的源地址设置为B，目的地址设置为A，设置传输长度为4KB；
（5）设置DMA传输中断使能，设置DMA0的中断传输方向为本地总线，DMA1中断传输方向为PCIExpress链路。
数据传输部分实现与加解密设备的通信功能；待传输的数据在此被以4KB为单位进行分块，而后加上相应的包头信息被传送出去，具体流程见图3所示。
时序转换电路用于完成PEX8311本地总线传输时序与内部缓冲区读写时序的转换；缓冲管理完成对数据的接收、存储和传输的管理；NIOSII处理器完成对算法的调度管理。
当时序转换电路开始工作时，即PEX8311本地总线开始传输数据时，缓冲管理将转换后的信号分配给空闲的缓冲区，当检测到PEX8311的DMA0通道完成中断时，切断时序转换电路与缓冲区的链接；与此同时，检测算法运算的状态，当检测到运算完成Finish信号时，缓冲管理立刻发出下一次的启动信号start和启动缓冲区的标志start_id，算法调度管理即开始调度处理start_id指示的缓冲区中的数据，与此同时缓冲管理建立时序转换电路与finish_id指定的缓冲区之间的链接并启动PEX8311的DMA1通道，将finish_id指
基于文中描述传输系统的加密设备与现有的另外两种相比，同一种算法的加密性能差别如表1所述。由表1结果可以看出文中所述传输系统对设备性能有明显的改善。
4、结语
论文根据加密系统具体应用中的工作特点，设计了一种高效的传输系统，通过提高加密运算部件的利用率来达到提高系统性能的目的。该系统还可以根据需要，重新修改传输的机制，以期达到几种算法并行进行运算，进一步提高加密运算部件的利用率，从而进一步提高设备的性能。目前该系统还存在缺点，一旦加密设备在运算过程中出现故障，无法响应系统主设备的请求，则会导致系统主设备的应用软件无法关闭，该问题还需要通过软硬件的协调工作来处理解决。
参考文献
彭晴晴，孟令军.基于NIOSII的PCIExpress接口卡设计[J].计算机测量与控制，2012，20（2）：523-525.
王鲜芳，杜志勇.高速高精密数据采集卡设计[J].微电子学与计算机，2005，22（7）：159-164.
[3]肖积涛，马幼鸣.基于FPGA的高速数据采集系统的设计与实现[J].计算机技术与发展，2012，22（6）：216-220.
关键词：PCI Express PEX8311 数据传输 现场可编程门阵列（FPGA）
1007-9416（2012）12-0213-02
本文针对加密系统中主机与加密设备之间数据交互量大和对速度要求高的问题，设计一种基于PCIExpress接口的数据传输系统，通过提高加解密设备的利用率来提高加密运算的效率，其中PCI Express协议转换采用PEX8311实现。
1、系统设计
1.1 功能描述
系统功能示意框图如图1所示。其中，系统主控设备负责采集待加密的数据，并将采集到的待加密数据组织后通过PCIExpress接口传输给数据加密设备进行处理；数据加密设备接收到数据并将数据进行加密处理后，再将加密后的结果返回给系统主控设备。1.2 系统定义
基于此，定义系统的传输机制如图2所示。PEX8311内部的两个DMA通道——DMA0和DMA1分别用作数据由主控设备到加密设备的传输和数据由加密设备到主控设备的传输；主控设备负责配置DMA0和DMA1控制器，并负责启动DMA0控制器；加密设备负责启动DMA1控制器。
2、功能模块设计
2.1 驱动设计
设备的初始化主要是完成系统启动时对设备的运行状态检测以及配置等初始化工作，具体如下：（1）检测设备运行状态；
（2）在内存中申请4KB空间作为DMA传输缓冲区，其基址记为A；
（3）获取设备的物理地址空间，并进行虚拟地址空间映射，将设备的本地总线空间基址记为B；
（4）设置设备中PEX8311的DMA控制器，其中DAM0通道的源地址设为A，目的地址设置为B，DMA1通道的源地址设置为B，目的地址设置为A，设置传输长度为4KB；
（5）设置DMA传输中断使能，设置DMA0的中断传输方向为本地总线，DMA1中断传输方向为PCIExpress链路。
数据传输部分实现与加解密设备的通信功能；待传输的数据在此被以4KB为单位进行分块，而后加上相应的包头信息被传送出去，具体流程见图3所示。
2.2 本地管理系统设计
本次设计采用Altera公司的EP40F23C8[7]FPGA芯片。按照对数据的不同处理，该部分功能又可以分为两部分：缓冲管理和运算调度管理；运算调度管理主要负责算法的选择调度以及返回数据包的包头信息重构的操作，考虑到它的复杂性，采用Altera嵌入式CPU核NIOSII来实现。本地管理系统的结构如图4所示。时序转换电路用于完成PEX8311本地总线传输时序与内部缓冲区读写时序的转换；缓冲管理完成对数据的接收、存储和传输的管理；NIOSII处理器完成对算法的调度管理。
当时序转换电路开始工作时，即PEX8311本地总线开始传输数据时，缓冲管理将转换后的信号分配给空闲的缓冲区，当检测到PEX8311的DMA0通道完成中断时，切断时序转换电路与缓冲区的链接；与此同时，检测算法运算的状态，当检测到运算完成Finish信号时，缓冲管理立刻发出下一次的启动信号start和启动缓冲区的标志start_id，算法调度管理即开始调度处理start_id指示的缓冲区中的数据，与此同时缓冲管理建立时序转换电路与finish_id指定的缓冲区之间的链接并启动PEX8311的DMA1通道，将finish_id指
源于：毕业总结范文www.udooo.com
示的缓冲区中的数据返回给主控设备；当DMA1通道传输完成后主控设备会发送下一个数据包，如此加密部件即可“满负荷”的运作起来。3、实现与测试
硬件系统采用Altiumdesigner6.0工具进行设计，驱动程序的开发平台为VisualStudio2008，FPGA的开发环境为QuartusII11.0。其中系统中FPGA的资源使用情况如图5所示。
采用FPGA内置逻辑分析仪SignalTapIILogicAnalyzer来采集PEX8311接口数据的传输的时序如图6所示。基于文中描述传输系统的加密设备与现有的另外两种相比，同一种算法的加密性能差别如表1所述。由表1结果可以看出文中所述传输系统对设备性能有明显的改善。
4、结语
论文根据加密系统具体应用中的工作特点，设计了一种高效的传输系统，通过提高加密运算部件的利用率来达到提高系统性能的目的。该系统还可以根据需要，重新修改传输的机制，以期达到几种算法并行进行运算，进一步提高加密运算部件的利用率，从而进一步提高设备的性能。目前该系统还存在缺点，一旦加密设备在运算过程中出现故障，无法响应系统主设备的请求，则会导致系统主设备的应用软件无法关闭，该问题还需要通过软硬件的协调工作来处理解决。
参考文献
彭晴晴，孟令军.基于NIOSII的PCIExpress接口卡设计[J].计算机测量与控制，2012，20（2）：523-525.
王鲜芳，杜志勇.高速高精密数据采集卡设计[J].微电子学与计算机，2005，22（7）：159-164.
[3]肖积涛，马幼鸣.基于FPGA的高速数据采集系统的设计与实现[J].计算机技术与发展，2012，22（6）：216-220.